JST-91-PC.T reterence 1

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-068788

(43)Date of publication of application: 03.03.2000

(51)Int.CI.

H03H 11/24

H01L 21/8234 H01L 27/088

(21)Application number: 10-239316

(71)Applicant: JAPAN SCIENCE & TECHNOLOGY

CORP

(22)Date of filing:

26.08.1998

(72)Inventor: HORIO YOSHIHIKO

WATARAI KENICHI AIHARA KAZUYUKI

(54) NONLINEAR RESISTANCE CIRCUIT USING CAPACITIVE COUPLING MULTI-INPUT MOSFET (57) Abstract:

PROBLEM TO BE SOLVED: To transform the  $\Lambda$  and V type nonlinear resistance characteristics into that of the integrated circuits of the same constitution in a standard CMOS process by using a core circuit where the source terminals of enhancement type N and P channel MOSFETs having the capacitive coupling multi-input gate terminals are connected to each other.

SOLUTION: The source terminals of enhancement type N and P channel MOSFETs (MN and MP) are connected to each other with addition of drain terminals A and B. Then the input capacitance CN1. CN2 and CP1, CP2 and the input terminals N1, N2 and P1, P2 are added to the MN and MP gates respectively. In such a constitution, a core circuit is obtained. Furthermore, the potentials VGnB and VGpB, gate-source voltage VGSn and VGSp and drain-source voltage VDSn and VDSp are given to the MN and MP gate terminals respectively as shown by each prescribed expression. Thus, the  $\Lambda$  and Vtype I-V characteristics are acquired in various ways by the external control voltage in the same circuit constitution, and the circuit constitution can be transformed into the integrated circuits in a standard CMOS process.

# THIS PAGE BLANK (USPTO)

(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-68788

(P2000-68788A)

40/

(43)公開日 平成12年3月3日(2000.3.3)

(51) Int.Cl. <sup>7</sup>	識別記	를 F	I			テーマコード(参考)
H03H	11/24	Н	3 H	11/24	В	5 F 0 4 8
H 0 1 L	21/8234	. НО	0 1 L	27/08	102	5 J O 9 8
	27/088					

審査請求 有 請求項の数2 OL (全20頁)


(21)出願番号	特願平10-239316	(71)出願人 396020800		
		科学技術振興事業団		
(22)出願日	平成10年 8 月26日 (1998.8.26)	埼玉県川口市本町4丁目1番8号		
		(72)発明者 堀尾 喜彦		
		埼玉県蕨市中央1-17-40-604		
		(72)発明者 渡来 賢一		
		千葉県松戸市常盤平西窪町14-6		
		(72)発明者 合原 一幸		
		千葉県習志野市谷津4-8-8-208		
		(74)代理人 100089635		
		弁理士 清水 守		
		Fターム(参考) 5F048 AB01 AB03 AB10 AC02 AC10		
		5J098 AA03 AA14 AC06 AC09 AC21		
		AC27 AD25 AD26 EA02 EA09		

## (54) 【発明の名称】 容量結合多入力MOSFETを用いた非線形抵抗回路

#### (57)【要約】

【課題】 容量結合多入力MOSFETを用いることにより、標準的なCMOSプロセスで集積回路化が可能で、かつ、A字型およびV字型の2種類の非線形抵抗特性が実現可能な容量結合多入力MOSFETを用いた非線形抵抗回路を提供する。

【解決手段】 容量結合多入力MOSFETを用いた非線形抵抗回路において、容量結合多入力ゲート端子を有するNチャネルエンハンスメント型MOSFETと、容量結合多入力ゲート端子を有するPチャネルエンハンスメント型MOSFETと、前記各MOSFETのソース端子どうしを接続したコア回路とを具備する。



#### 【特許請求の範囲】

【請求項1】(a)容量結合多入力ゲート端子を有する エンハンスメント型の第1のチャネルMOSFETと、 (b) 容量結合多入力ゲート端子を有するエンハンスメ ント型の第2のチャネルMOSFETと、(c)前記各 MOSFETのソース端子どうしを接続した非線形抵抗 特性を有するコア回路を具備する容量結合多入力MOS FETを用いた非線形抵抗回路。

【請求項2】 請求項1記載の容量結合多入力MOSF ETを用いた非線形抵抗回路において、前記コア回路の 第1のチャネルはNチャネルであり、前記第2のチャネ ルはΡチャネルであり、Λ型電流ー電圧特性を得ること を特徴とする容量結合多入力MOSFETを用いた非線 形抵抗回路。

【請求項3】 請求項2記載の容量結合多入力MOSF ETを用いた非線形抵抗回路において、外部からの制御 電圧により、前記Λ型電流-電圧特性を多様に変化させ ることを特徴とする容量結合多入力MOSFETを用い た非線形抵抗回路。

【請求項4】 請求項3記載の容量結合多入力MOSF ETを用いた非線形抵抗回路において、前記Nチャネル・ MOSFETのドレイン端子と第1の入出力端子間に与 えられる第5の電位と、前記PチャネルMOSFETの ドレイン端子と第2の入出力端子間に与えられる第6の 電位とを有し、前記Pチャネルのゲートに接続される第 1の容量と前記NチャネルMOSFETのドレイン端子 又は第1の入出力端子間に与えられる第1の電位と、前 記Pチャネルのゲートに接続される第2の容量と前記P チャネルMOSFETのドレイン端子又は第2の入出力 端子間に与えられる第2の電位と、前記Nチャネルのゲ 30 ートに接続される第3の容量と前記PチャネルMOSF ETのドレイン端子又は第2の入出力端子間に与えられ る第3の電位と、前記Nチャネルのゲートに接続される 第4の容量と前記PチャネルMOSFETのドレイン端 子又は第2の入出力端子間に与えられる第4の電位とを 有することを特徴とする容量結合多入力MOSFETを 用いた非線形抵抗回路。

【請求項5】 請求項1記載の容量結合多入力MOSF ETを用いた非線形抵抗回路において、前記コア回路の 第1のチャネルはPチャネルであり、前記第2のチャネ ルはNチャネルであり、V型電流ー電圧特性を得ること を特徴とする容量結合多入力MOSFETを用いた非線 形抵抗回路。

【請求項6】 請求項5記載の容量結合多入力MOSF ETを用いた非線形抵抗回路において、外部からの制御 電圧により、前記V型電流-電圧特性を多様に変化させ ることを特徴とする容量結合多入力MOSFETを用い た非線形抵抗回路。

請求項6記載の容量結合多入力MOSF 【請求項7】

MOSFETのドレイン端子と第1の入出力端子間に与 えられる第11の電位と、前記NチャネルMOSFET のドレイン端子と第2の入出力端子間に与えられる第1 2の電位とを有し、前記Nチャネルのゲートに接続され る第5の容量と前記PチャネルMOSFETのドレイン 端子又は第1の入出力端子間に与えられる第7の電位 と、前記Nチャネルのゲートに接続される第6の容量と 前記NチャネルMOSFETのドレイン端子又は第2の 入出力端子間に与えられる第8の電位と、前記Pチャネ ルのゲートに接続される第7の容量と前記NチャネルM OSFETのドレイン端子又は第2の入出力端子間に与 えられる第9の電位と、前記Pチャネルのゲートに接続 される第8の容量と前記NチャネルMOSFETのドレ イン端子又は第2の入出力端子間に与えられる第10の 電位とを有することを特徴とする容量結合多入力MOS FETを用いた非線形抵抗回路。

2

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は容量結合多入力M〇 SFETを用いた非線形抵抗回路に係り、特に、容量結 合多入力MOSFETを用いた非線形負性抵抗回路に関 するものである。

[0002]

【従来の技術】非線形な電流-電圧(I - V)特性を持 つデバイスや回路、特に負性抵抗特性を持ったものは、 論理回路やメモリ回路、発振回路やインピーダンス変換 回路、また色々な非線形信号処理回路、さらにはカオス 発生回路等の構成要素として重要な位置を占めている。

【0003】このようなデバイスには多種多様なものが あるが、Λ字型のI-V特性を持つデバイスとして、接 合型トランジスタ(BJT)や電界効果トランジスタ (FET) を組み合わせた回路が提案されている (①第 1文献: L. O. Hill, D. O. Pederso n, and R. S. Pepper, 'Synthes is of Electronic Bistable Circuits, 'IEEE Transacti ons on Circuit Theory, vo l. CT-10, pp. 25-35, 1963.).

【0004】さらに、2つの接合型電界効果トランジス タ(J-FET)を一体として集積回路化する技術によ り、この回路を効率的に実現する方法が提案された(② 第2文献:G. Kano and H. Iwasa, 'A new A-TypeNegative Res istance Device of Integra ted Complementary FET Str ucture, 'IEEE Transaction s. Electron Devices, vol. 2 1, no. 7, pp. 448-449, 1974.).

【0005】また近年、2つのMOSFETを使ってA ETを用いた非線形抵抗回路において、前記Pチャネル 50 字型負性抵抗特性を実現する、ラムダ型トランジスタ回





路が提案され、インピーダンス変換器やニューロン回路に応用されている(③第3文献:杉崎堅之助,関根寿広,関根好文,中村康平,須山正敏, '2個のMOS-FETによるΛ形トランジスタ,'昭和53年度電気関係学会東北支部連合大会、2G9, p. 270, 1978. ④第4文献:関根寿広,杉崎堅之助,佐藤均,関根好文,須山正敏, 'Λ形トランジスタを用いた等価インダクタンス, '電子通信学会論文誌, vol. J63-C, no. 5, pp. 325-327, 1980. ⑤第5文献:関根好文,中村雅彦,落合利幸,須山正敏, 'Λ形トランジスタのハードウェアニューロンモデルへの応用'電子通信学会論文誌, vol. J68-A, no. 7. pp. 672-679, 1985)。

【発明が解決しようとする課題】しかしながら、上記した従来の回路中の少なくとも1つのMOSFETはデプレション型でなくてはならないため、この回路をエンハンスメント型MOSFETのみで構成される標準的なCMOSプロセスで集積回路化することはできない。

[0006]

【0007】本発明は、上記問題点を解決するために、 容量結合多入力MOSFETを用いることにより、標準 的なCMOSプロセスで集積回路化が可能で、かつ、Λ 字型およびV字型の2種類の非線形抵抗特性が実現可能 な容量結合多入力MOSFETを用いた非線形抵抗回路 を提供することを目的とする。ここで、容量結合多入力 MOSFETとは、MOSFETのゲート端子に複数の コンデンサを並列結合させて多数の入力端子を持たせた MOSFETである。この容量結合多入力MOSFET の動作は、1つもしくは幾つかの容量結合入力端子の電 圧によって制御することができる。この回路の構造は、 ν MOSFET (⑥第6文献: T. Shibata and T. Ohmi, 'A Functional MOS Transistor Featuring Gate-Level Weighted Sum a nd Threshold Operations,' IEEE Transactions. Electro nDevices. vol. 39, no. 6, pp. 1 444-1455, 1992 参照) やMFMOSFE T (⑦第7文献: H. R. Mehrvarz and C. Y. Kwok, 'A Novel Multi-I nput Floating-Gate MOS Fo ur-Quadrant AnalogMultipl ier' IEEE J. of Solid State Circuits, vol. 31, no. 8, pp. 1123-1131, 1996参照) のような、入力の 線形な重み付き総和演算を行う多入力フローティングゲ ートMOSFETと同じである。

【0008】しかし、本発明の非線形抵抗回路においては、そのような線形演算は本質的ではないため、入力結合コンデンサの特性は線形である必要はない。従って、

ここで言う容量結合多入力MOSFETは、νMOSFET等を含む、より一般的な回路構成を指す。従って、本発明の非線形抵抗回路は、線形なキャパシタが利用できない、より安価なCMOSプロセスで集積回路化が可能である。

【0009】一方、vMOSFET等のフローティング ゲートデバイスが利用できるのであば、本発明の非線形 抵抗回路の小型化も可能である。

#### [0010]

【課題を解決するための手段】本発明は、上記目的を達成するために、

〔1〕容量結合多入力MOSFETを用いた非線形抵抗回路であって、容量結合多入力ゲート端子を有するエンハンスメント型の第1のチャネルMOSFETと、容量結合多入力ゲート端子を有するエンハンスメント型の第2のチャネルMOSFETと、前記各MOSFETのソース端子どうしを接続した非線形抵抗特性を有するコア回路を具備するようにしたものである。

【0011】 [2] 上記 [1] 記載の容量結合多入力M 20 OSFETを用いた非線形抵抗回路において、前記コア 回路の第1のチャネルはNチャネルであり、前記第2の チャネルはPチャネルであり、A型電流-電圧特性を得るようにしたものである。

[3] 上記 [2] 記載の容量結合多入力MOSFETを 用いた非線形抵抗回路において、外部からの制御電圧に より、前記A型電流-電圧特性を多様に変化させるよう にしたものである。

【0012】 [4] 上記 [3] 記載の容量結合多入力M OSFETを用いた非線形抵抗回路において、図6 (a) ~図6 (p) に示すように、前記NチャネルMO SFETのドレイン端子(A)と第1の入出力端子 (X) 間に与えられる第5の電位 (v.) と、前記Pチ ャネルMOSFETのドレイン端子(B)と第2の入出 力端子(Y)間に与えられる第6の電位(vx)とを有 し、前記Pチャネルのゲートに接続される第1の容量 (Cri) と前記NチャネルMOSFETのドレイン端子 (A) 又は第1の入出力端子(X)間に与えられる第1 の電位 (VPIA , VPIX ) と、前記Pチャネルのゲート に接続される第2の容量(Cr2)と前記PチャネルMO SFETのドレイン端子(B) 又は第2の入出力端子 (Y) 間に与えられる第2の電位(VP2B, VP2Y) と、前記Nチャネルのゲートに接続される第3の容量 (Cn1) と前記PチャネルMOSFETのドレイン端子 (B) 又は第2の入出力端子(Y)間に与えられる第3 の電位(VNIB, VNIY)と、前記Nチャネルのゲート に接続される第4の容量(Cx2)と前記PチャネルMO SFETのドレイン端子(B)又は第2の入出力端子 (Y) 間に与えられる第4の電位 (V N 2 B , V N 2 Y ) と を有するようにしたものである。

【0013】 〔5〕 上記〔1〕 記載の容量結合多入力M

OSFETを用いた非線形抵抗回路において、前記コア回路の第1のチャネルはPチャネルであり、前記第2のチャネルはNチャネルであり、V型電流-電圧特性を得るようにしたものである。

[6]上記[5]記載の容量結合多入力MOSFETを用いた非線形抵抗回路において、外部からの制御電圧により、前記V型電流一電圧特性を多様に変化させるようにしたものである。

【0014】〔7〕上記〔6〕記載の容量結合多入力M OSFETを用いた非線形抵抗回路において、図8 (a) ~ 図8 (p) に示すように、前記PチャネルMO SFETのドレイン端子(B)と第1の入出力端子 (X) 間に与えられる第11の電位 ( $v_x$ ) と、前記NチャネルMOSFETのドレイン端子(A)と第2の入 出力端子(Y)間に与えられる第12の電位(v,)と を有し、前記Nチャネルのゲートに接続される第5の容 量(Cx2)と前記PチャネルMOSFETのドレイン端 子(B)又は第1の入出力端子(X)間に与えられる第 7の電位 (VN2B , VN2x ) と、前記Nチャネルのゲー OSFETのドレイン端子(A)又は第2の入出力端子 (Y) 間に与えられる第8の電位 (VNIA, VNIY) と、前記Pチャネルのゲートに接続される第7の容量 (C<sub>12</sub>) と前記NチャネルMOSFETのドレイン端子 (A) 又は第2の入出力端子(Y)間に与えられる第9 の電位(V F 2 A , V F 2 Y ) と、前記 P チャネルのゲート に接続される第8の容量(Cp1)と前記NチャネルMO SFETのドレイン端子(A)又は第2の入出力端子 (Y) 間に与えられる第10の電位(VPIA, VPIY) とを有するようにしたものである。

[0015]

 $C_0 \ll C_i$  for i = 1 to m

【0020】であると仮定する。この時、ゲート端子Gの電位は

$$v_{Gn} \approx \frac{\sum_{i=1}^{m} (C_i \cdot v_{INi})}{C_T}$$

【0022】と近似できる。ここで、

[0023]

【数3】

$$C_T = \sum_{i=1}^m C_i \qquad \cdots \quad (3)$$

【0024】である。ここで、ソース端子Sを基準とし

\*【発明の実施の形態】以下、本発明の実施の形態について詳細に説明する。

### [1] 容量結合多入力MOSFET

〔1-1〕容量結合多入力NチャネルMOSFET 図1は本発明に係る容量結合多入力NチャネルMOSF ETの回路図である。

【0016】この図に示すように、容量結合多入力NチャネルMOSFET(以下、NMOSFETという)は、通常のNMOSFETのゲート端子Gに、複数のキ10 ャパシタC1~C。を結合し、それらを入力端子とする。このようにキャパシタC1~C。を介して入力を加えることにより、NMOSFET・MNのゲート端子Gは等価的にフローティングとなる。

【0018】以下では、電荷の洩れがないと仮定し、ゲート端子Gの初期電荷は0とする。また、分かりやすくするため、ソース端子Sと基盤端子Bは互いに接続されているものとする。また、以下に示す回路においては、寄生容量C。の影響は回路の定性的な特性に影響を与えない。従って、解析を簡単にするため、

[0019]

【数 1 】

... (1)

※【0021】
【数2】

... (2)

たMNの閾値電圧をV<sub>1</sub>n、ゲート・ソース間電圧を v 40 csn = vcn - vsn、ドレイン・ソース間電圧を vps = vpn - vsn とすると、各端子間の電位の相対関係により MNの動作状態およびドレイン電流 ipn は以下のように 与えられる。

[0025]

【数4】

**⑤**:

 $1. \ v_{GSn} < V_{tn}$  すなわち  $\frac{\sum_{i=1}^m (C_i \cdot v_{INi})}{C_{tr}} - v_{Sn} < V_{tn}$  の時 この時、MNはカットオフ状態であり、従って、ドレイン電流 ion は

$$i_{Dn}=0 \qquad \cdots (4)$$

【0026】となる。

[0027]

2.  $v_{GSn} \geq V_{tn}$  すなわち  $\frac{\sum_{i=1}^{m} (C_i \cdot v_{INi})}{C_{cr}} - v_{Sn} \geq V_{tn}$  の時

この時、MNは反転状態で $ion \neq 0$ である。また、この条件下では以下の ように、ドレイン端子の電圧によってMNは三極管領域あるいは飽和領域の いずれかの動作領域にある。

以下では、簡単のためチャネル長変調は無視する。ドレイン・ソース間 電圧を vosn とすると、

(a)  $v_{DSn} < v_{GSn} - V_{tn}$  すなわち  $v_{DSn} < \frac{\sum_{i=1}^{m} (C_i \cdot v_{INi})}{C_T} - v_{Sn} - V_{in}$  の時 この時、MNは三極管領域で動作する。従って、ドレイン電流は次式で与 えられる。

$$i_{Dn} = K_n \{ 2(v_{GSn} - V_{tn})v_{DSn} - v_{DSn}^2 \}$$
 ... (5)

[0028]

$$= K_n \left\{ 2 \left( \frac{\sum_{i=1}^m (C_i \cdot v_{INi})}{C_T} - v_{Sn} - V_{tn} \right) v_{DSn} - v_{DSn}^2 \right\} \cdots (6)$$

[0029] ただし、 $K_n$  は (1/2)  $\mu_n$   $C_{ox}$  ( $W_n$ 30★ネル長である(以下同様)。

/L。)、μ。は電子の移動度、C。は、MNの酸化膜

[0030]

容量、W。、L。はそれぞれMNのゲート幅およびチャ★

L』はそれぞれMNのゲート幅およびチャ★ 【数7】 (b) $v_{DS_n} \geq v_{GS_n} - V_{ln}$  すなわち  $v_{DS_n} \geq \frac{\sum_{i=1}^m (C_i \cdot v_{IN_i})}{C_n} - v_{S_n} - V_{ln}$  の時 この時、MNは飽和領域で動作する。従って、ドレイン電流は次式で与え られる。

 $i_{Dn} = K_n (v_{GSn} - V_{tn})^2$ 

[0031]

$$= K_n \left( \frac{\sum_{i=1}^m (C_i \cdot v_{INi})}{C_T} - v_{Sn} - V_{tn} \right)^2 \qquad \cdots (8)$$

【0032】以上より、容量結合多入力MOSFET は、各外部入力 V INI の相対的な関係によりドレイン電 流を決定することが可能なデバイスであることがわか

[1-2] 容量結合多入力 P チャネルMOSFET 図2は本発明に係るm個の容量結合入力端子を持つPM OSFETの回路図である。ここでも前記と同様に、ソ

ース端子と基盤端子は接続されているとする。また、分 かりやすくするため、前記(1)式を仮定する。

 $\cdots$  (7)

【0033】この時、接地を基準としたMPのゲート端 子Gの電位 v coは(2) 式と同様にして以下のように示 すことができる。

[0034]

【数9】

$$v_{Gp} \approx \frac{\sum_{i=1}^{m} (C_i \cdot v_{IN_i})}{C_T}$$

... (9)

【0035】MPのソース端子Sおよびドレイン端子D の接地を基準とした電位をそれぞれ、vs,、v╻,とす る。さらに、MPのソース端子を基準とした閾値電圧を Vı,とし、ゲート・ソース間電圧をvçs, =vç,-Vsp、ドレイン・ソース間電圧をVpsp = Vpp ー Vsp、

\*とする。また、分かりやすくするためチャネル長変調は 無視すると、ドレイン電流 i в, は以下のように与えられ

[0036]

【数10】

1.  $v_{GSp} > \dot{V}_{ip}$  すなわち  $\frac{\sum_{i=1}^{m}(C_i \cdot v_{INi})}{C_r} - v_{Sp} > V_{ip}$  の時

この時、MPはカットオフ状態であり、従って、ドレイン電流 ior は

$$i_{D_p} = 0 \qquad \cdots \quad (1 \ 0)$$

【0037】となる。

※【数11】

[0038]

2.  $v_{GSp} \leq V_{lp}$  すなわち  $\frac{\sum_{i=1}^{m} (C_i \cdot v_{lNi})}{C_T} - v_{Sp} \leq V_{lp}$  の時

この時、MPは反転状態で  $i_D \neq 0$  である。また、この条件下では以下の ように、ドレイン端子の電圧によってMPは三極管領域あるいは飽和領域の いずれかの動作領域にある。

(a)  $v_{DS_p} > v_{GS_p} - V_{t_p}$  すなわち  $v_{DS_p} > \frac{\sum_{i=1}^{m} (C_i \cdot v_{INi})}{C_{\tau}} - v_{S_p} - V_{t_p}$  の時

この時、MPは三極管領域で動作する。従って、ドレイン電流は次式で与 えられる。

$$i_{Dp} = K_p \{ 2(v_{GSp} - V_{tp})v_{DSp} - v_{DSp}^2 \}$$
 ... (11)

[0039]

$$= K_{p} \left\{ 2 \left( \frac{\sum_{i=1}^{m} (C_{i} \cdot v_{INi})}{C_{T}} - v_{Sp} - V_{lp} \right) v_{DSp} - v_{DSp}^{2} \right\} \cdots (1 \ 2)$$

【0040】ただし、K。は(1/2) $\mu$ 。C。 (W。

☆ネル長である(以下同様)。

/L。)、μ。はホールの移動度、C。,はMPの酸化膜

[0041]

容量、W。、L。はそれぞれMPのゲート幅およびチャ☆

L,はそれぞれMPのゲート幅およびチャ☆ 【数13】 (b)  $v_{DSp} \leq v_{GSp} - V_{tp}$  すなわち  $v_{DSp} \leq \frac{\sum_{i=1}^{m} (C_i \cdot v_{INi})}{C_m} - v_{Sp} - V_{tp}$  の時

この時、MPは飽和領域で動作する。従って、ドレイン電流は次式で与 えられる。

$$i_{D_p} = K_p (v_{GS_p} - V_{t_p})^2$$
 ... (13)

[0042]

【0043】〔2〕容量結合多入力MOSFETを用い た非線形抵抗特性回路

ここでは、上記した容量結合多入力MOSFETを2つ 50 1文献乃至第3文献を参考にした。

用いて多種類の非線形抵抗特性を実現する回路の構成を 示す。また、基本的な回路の構成は、従来例で示した第 [2-1] コアとなる回路

図3は本発明の実施例を示す非線形抵抗回路のコアとな る回路図である。

11

【0044】この回路は、容量結合入力を持ったNMO SFET (MN) とPMOSFET (MP) のソース端 子を結合させた回路である。ここでは各FETは2個の 入力端子を持っているが、一般にn個として良い。ま た、図3では基盤端子は省略してある。図3に示すよう に、MNのドレイン端子をA、MPのドレイン端子をB とする。また、MNの2つの入力容量を $C_{ exttt{ iny 1}}$ と $C_{ exttt{ iny 2}}$ 、M 10 は次式で与えられる。 Pの2つの入力容量をColとColとし、それぞれの入力 端子をN1、N2、P1、P2とする。以下、この回路\*

$$v_{GnB} = \frac{C_{N1}v_{N1B} + C_{N2}v_{N2B}}{C_{N1} + C_{N2}}$$

\*をコア回路と呼ぶ。

[2-2] Λ型 I-V特性を実現する基本回路 図4は本発明の実施例を示すΛ字型のⅠ-Ⅴ特性を実現 する基本回路図であり、破線内はコア回路である。

12

【0045】上記したコア回路の各端子に図4のように 電圧を加えることにより、端子A-B間にA型のI-V 特性が得られる。ここで、図のように端子Bを基準とし た各節点の電圧を取ると、上記(2)および上記(9) 式より、MNとMPのゲート端子の電位 V cn 8 、 V cp B

[0046]

【数15】

[0047]

$$v_{GpB} = \frac{C_{P1}(v_{AB} + v_{P1A}) + C_{P2}v_{P2B}}{C_{P1} + C_{P2}} \qquad \cdots \quad (16)$$

【0048】また、MNのゲート・ソース間電圧 20★ゲート・ソース間電圧 Vcsp 、ドレイン・ソース間電圧 vcs。、ドレイン・ソース間電圧 vps。、およびMPの★ vps。は、次式で表すことができる。

$$V_{CSn} = V_{GnB} - V_{NB}$$
 ... (17)

  $V_{DSn} = V_{AB} - V_{NB}$ 
 ... (18)

  $V_{CSp} = V_{CpB} - V_{NB}$ 
 ... (19)

  $V_{DSp} = -V_{NB}$ 
 ... (20)

ここで、vwsは図中の節点Mの端子Bを基準とした電位

【0049】次に、上記〔1〕章で導出した容量結合多 入力MOSFETの特性式を用いて、MNのドレイン電 流ipsと、MPのドレイン電流ippを遮断、三極管、飽☆30

☆和領域の3つの動作領域に分けて与える。・トランジス タMNについて;

1. vcs < Vinの時、MNは遮断領域である。 【0050】従って、上記(17)式より、

 $\cdots$  (21)

... (22)

... (23)

の時

$$i_{Dn} = 0$$

2. vcs ≥ Vinの時、すなわち、

$$V_{GaB} - V_{BB} \ge V_{Ia}$$

VGas - VMB < Vta

の時、MNは反転領域である。この時さらに、(a) v ◆【0051】すなわち、上記(17)、(18)式よ psa <vgsa -Viaの時、MNは三極管領域である。

$$V_{AB} < V_{GBB} - V_{IB} \qquad \cdots \qquad (24)$$

の時、

$$i_{Dn} = K_n \{ 2 (V_{GSn} - V_{Ln}) V_{DSn} - V^2 D_{Sn} \}$$
 ... (25)  
 $= K_n \{ 2 (V_{GBB} - V_{MB} - V_{Ln}) (V_{AB} - V_{MB}) - (V_{AB} - V_{MB})^2 \}$  ... (26)

(b) VDS L ≧ VGS L - VL の時、MNは飽和領域であ \*【0052】すなわち、

$$V_{AB} \ge V_{GBB} - V_{IB} \qquad \cdots \qquad (27)$$

の時、

る。

$$i_{Bn} = K_n (v_{GSn} - V_{In})^2$$
 ... (28)  
=  $K_n (v_{GnB} - v_{MB} - V_{In})^2$  ... (29)

・トランジスタMPについて

ある。

 $1. v_{\rm GSp}>V_{\rm GP}$ の時、トランジスタMPは遮断領域で 50 【0053】従って、上記(19)式より、

```
(8)
                                                                                  特開平12-68788
                        13
                                                                              14
                       V_{GPB} - V_{NB} > V_{tp}
                                                                             ... (30)
 の時、
                       i_{pp} = 0
                                                                             ... (31)
 2. vasp ≦Vipの時、MPは反転領域である。この時
                                                     *タMPは三極管領域である。すなわち、上記(19)、
 さらに、(a) Vゥsゥ > Vℴsゥ - Vℴゥの時、トランジス*
                                                      (20) 式より、
                       v_{GpB} < V_{Gp}
                                                                             ... (32)
 の時、
                       i_{Dp} = K_p {2 (v_{NB} - v_{CpB} + V_{Lp}) v_{NB} - v_{NB}^2
                                                                             ... (33)
 (b) v_{DSp} \leq v_{GSp} - V_{Lp}の時、MPは飽和領域であ※ ※る。すなわち、
                       V C P B W L D
 の時、
                       i_{pp} = K_p (v_{GpB} - v_{NB} - V_{Ip})^2
                                                                            ... (35)
次に、上記の結果を用いて、 i \Lambda=i_{00}=i_{00}とおくこ \bigstar【0054】1.MN、MPが共に三極管領域で動作し
 とにより、Vuuを求める。以下では、分かりやすくする
                                                      ている時、上記(26)式および(33)式より、
ためK。=K。=Kとして計算する。
                      v_{NB} = \{2 \ (V_{in} - v_{GnB}) \ v_{AB} + v^{2}_{AB}\} / P
                                                                            ... (36)
 ここで、
                      P = 2 (v_{GpB} - v_{GnB} + V_{in} - V_{ip})
                                                                            ... (37)
である(以下同様)。
                                                    ☆和領域で動作している時、上記(26)式および(3
 【0055】2. MNが三極管領域で動作し、MPが飽☆20 5)式より、
                      v_{BB} = \{ v^2_{AB} + 2 (V_{tb} - v_{GaB}) v_{AB} + (v_{GpB} - V_{tp})^2 \} / P
                                                                            ... (38)
3. MNが飽和領域で動作し、MPが三極管領域で動作◆ ◆している時;上記(29)式および(33)式より、
                      V_{B} = - (V_{GB} - V_{IB})^{2} / P
4. MN、MPが共に飽和領域で動作している時上記* *(29)式および(35)式より、
                      V_{NB} = \{ (V_{GpB} - V_{Ip})^2 - (V_{GnB} - V_{In})^2 \} / P
以上をまとめると、図4の電流 i Aは、以下のように与
                                                   %【0056】1. v_{GBB} - v_{MB} < V_{GB}あるいはv_{GBB} -
えられる。ただし、分かりやすくするため、以下ではK
                                                     Vus>Vipの時、
』=K』=Kの時のみ示す。
                      i \Lambda = 0
                                                                           ... (41)
2. V_{\text{CnB}} - V_{\text{NB}} \ge V_{\text{Ln}}あるいはV_{\text{CpB}} - V_{\text{NB}} \le V_{\text{Lp}}の\star ★時、
                      i \Lambda \neq 0
                                                                           ... (42)
であり、さらに
                                              ☆ ☆ (a) VAB < VCBB - VIBかつ VCBB < VIBの時、
                     i \Lambda = K \{ 2 (v_{GnB} - v_{NB} - V_{tn}) (v_{AB} - v_{NB}) - (v_{AB} - v_{NB})^{2} \}
                                                                           ... (43)
                     v_{MB} = \{ 2 \ (V_{IR} - v_{GRB}) \ v_{AB} + v^2_{AB} \} / P
                                                                           ... (44)
(b) VAB < VGAB - VIAかつVGPB ≧ VIPの時、
                     i \Lambda = K \{ 2 (v_{GB} - v_{NB} - V_{IB}) (v_{AB} - v_{NB}) - (v_{AB} - v_{NB})^{2} \}
                     v_{\text{MB}} = \{ v^2_{\text{AB}} + 2 \ (V_{\text{in}} - v_{\text{GnB}}) \ v_{\text{AB}} + (v_{\text{GpB}} - V_{\text{ip}})^2 \} / P
(c) VAB WGRB - VIRかつVGPB < VIPの時、
                     i \Lambda = K \left( V_{GB} - V_{MB} - V_{LB} \right)^{2}
                                                                          ... (47)
                     V_{NB} = - \{ (V_{GnB} - V_{In})^2 \} / P
                                                                          ... (48)
(d) VAB≧VGAB ~V(aかつVGPB ≧VIPの時、
                     i \Lambda = K (v_{GRB} - v_{HB} - V_{is})^2
                                                                          ... (49)
                     V_{MB} = \{ (V_{GPB} - V_{IP})^2 - (V_{GBB} - V_{IR})^2 \} / P
```

〔2-3〕V型I-V特性を実現する基本回路 路を上下反転した回路となっている。この回路の端子B 次に、 〔2-1〕で述べたコア回路の各端子に図5のよ - A間にV型のI-V特性が得られる。ここで、図5に うに電圧を加える。この回路は、図4の回路中のコア回 50 示すように端子Aを基準とした各節点の電圧を取ると、

... (50)

上記 (2) および (9) 式より、MNとMPのゲート端 \*【0057】

子の電位 VႺ╻៱ 、 VႺჹ៱ は次式で与えられる。

 $V_{GBA} = \{C_{N1} V_{N1A} + C_{N2} (V_{BA} + V_{N2B})\} / (C_{N1} + C_{N2})$ 

... (51)

16

 $V_{GPA} = (C_{P1} V_{P1A} + C_{P2} V_{P2A}) / (C_{P1} + C_{P2})$ 

... (52)

また、MNのゲート・ソース間電圧 vcs 。、ドレイン・

※ことができる。

ソース間電圧 Vosa およびMPのゲート・ソース間電圧

[0058]

νις, 、ドレイン・ソース間電圧νος, は、次式で表す※

 $v_{\,G\,S\,n} = v_{\,G\,n\,A} \, - v_{\,M\,A}$ 

... (53)

 $v_{DSn} = -v_{NA}$ 

... (54)

 $v_{GSp} = v_{GpA} - v_{MA}$  $v_{DSp} = v_{BA} - v_{HA}$ 

... (55) ... (56)

前記 [2-2] 章と同様な方法を用いて図中の電流 i v

=-iロハ=-iロクを求めると以下のようになる。ただ

★【0059】1. Vcan - VHA < Vin (MNが遮断領 域)あるいはvcoa - vwa > Vco(M Pが遮断領域)の

し、分かりやすくするため、 $K_0 = K_0 = K$ とした。  $\star$  時、

$$i \cdot = 0$$

... (57)

2. VCIA - VNA ≥ VII かつ VCIA - VNA ≤ VII (M☆ ☆N、MP共に反転状態) の時、

 $i \neq 0$ 

... (58)

であり、さらに(a) V c n A > V i n かつ V B A > V c p A → ◆ V i p (M N 、 M P 共に三極管領域)の時、

 $i_v = -K \{ 2 (v_{MA} - v_{GRA} + V_{IR}) v_{MA} - v^2 MA \}$ 

... (59)

 $v_{BA} = \{2 (v_{GpA} - V_{1p}) v_{BA} - v^2_{BA}\} / P$ 

... (60)

(b) VcaA > Via (MNが三極管領域) かつ VBA ≦ V\* \*cpA - Vip (MPが飽和領域) の時、

 $i_v = -K \{ 2 (v_{MA} - v_{GRA} + V_{IR}) v_{MA} - v^2 MA \}$ 

... (61) ... (62)

(c) Vana ≦Vin (MNが飽和領域)かつ van> v ※ ※apa -Vin (MPが三極管領域)の時、

 $i_v = -K (v_{GnA} - v_{MA} - V_{In})^2$ 

 $V_{MA} = \{ (V_{GPA} - V_{IP})^2 \} / P$ 

 $V_{RA} = \{2 (V_{GpA} - V_{ip}) V_{BA} - V^{2}_{BA} - (V_{GnA} - V_{in})^{2} \} / P$ 

... (64)

(d) VGBA ≦VIBかつVBA≦VGBA -VIB (MN、M★ ★P共に飽和領域)の時、

 $i_v = -K (v_{GnA} - v_{NA} - V_{Cn})^2$ 

... (65)

 $V_{MA} = \{ (V_{GPA} - V_{IP})^2 - (V_{GAA} - V_{IB})^2 \} / P$ 

... (66)

[2-4] A型 I-V非線形抵抗回路の改良

ここでは、〔2-2〕章で述べたΛ型I-V非線形抵抗 基本回路に改良を加え、さらに幅広いI-V特性が得ら れる回路を説明する。

【0060】図4の回路中の端子Aおよび端子Bにそれ ぞれ電圧源 vx と vx を付加する。これらの電圧源を加 える方法には、図6に示すような16通りの接続が考え☆を図7に示すように取ると、まず、

☆られる。図中で網掛けを施した正方形は、この部分に図 3に示したコア回路が入ることを示している。図6に挙 げた回路は、どれも同様な特性を示すので、以下では、 図6中の図6(f)の回路に付いて詳しく述べる。この 回路を図7に示す。

【0061】ここで、各節点の端子Yを基準とした電位

$$V_{GRY} = (C_{N1} V_{N1Y} + C_{N2} V_{N2Y}) / (C_{N1} + C_{N2})$$

$$/ (C_{H1} + C_{H2}) \cdots ($$

 $V_{GPY} = \{C_{P1} (V_{XY} - V_X + V_{P1A}) + C_{P2} V_{P2Y}\} / (C_{P1} + C_{P2})$ 

... (68)

 $V_{DSn} = V_{IY} - V_{X} - V_{HY}$ 

... (69)

 $v_{pSp} = v_{Y} - v_{yY}$ 

... (70) ... (71)

 $v_{GSn} = v_{GnY} - v_{MY}$ 

... (72)

 $v_{GSD} = v_{GDY} - v_{MY}$ 

である。

【0062】さらに図4と図7を比較すると、両図中の

各電圧間に以下の関係がある。

 $V_{AB} = V_{XY} - V_{X} - V_{Y}$ 

... (73)

 $\mathbf{v}_{\mathsf{MB}} = \mathbf{v}_{\mathsf{MY}} - \mathbf{v}_{\mathsf{Y}}$ 

... (74)

 $V_{N1B} = V_{N1Y} - V_{Y}$ 

... (75)

```
17
                                                                                  18
                          v_{N2B} = v_{N2Y} - v_Y
                                                                                 ... (76)
                         v_{P2B} = v_{P2Y} - v_{Y}
                                                                                 ... (77)
                         V_{GRB} = V_{GRY} - V_Y
                                                                                 ... (78)
                         v_{GPB} = v_{GPY} - v_Y
                                                                                 ... (79)
  以上の関係を〔2-2〕章の各式に代入することによ *【0~0~6~3】 1. v_{\text{col}} - v_{\text{MY}} < V_{\text{lo}}(MNが遮断領
   り、図7の回路の動作式が以下のように得られる。ここ
                                                         域)あるいはV_{\mathfrak{G},Y} -V_{\mathtt{MY}}\!>\!V_{\mathfrak{I},\mathtt{p}}(M\,Pが遮断領域)の
  でも、分かりやすくするため、K。=K。=Kとした。 *
                                                          時、
                         i \Lambda = 0
                                                                                ... (80)
  2. VGHY -VMY≧VLPかつVGPY -VMY≦VLP (M※ ※N、MP共に反転状態) の時、
                         i \Lambda \neq 0
                                                                                ... (81)
  であり、さらに、(a) vɪy<vɪ +vgay -Vˌaかつ
                                                       ★時、
  VGpY <VY +VIp (MN、MP共に三極管領域)の★
                        i \Lambda = K \{ 2 (v_{GBY} - v_{HY} - V_{IB}) (v_{XY} - v_{X} - v_{HY}) - 
                               (\mathbf{v}_{XY} - \mathbf{v}_{X} - \mathbf{v}_{MY})^{2} \}
                                                                                ... (82)
                        v_{HY} = (v^2_{IY} + 2 (V_{IB} - v_{GBY}) v_{IY} + \{2 (v_{GBY} - v_{XY} - V_{IB})\}
                            +v_1 } v_1 + {2 (v_{GPY} - V_{IP}) - v_1 } v_1 ] /Q ... (83)
  ここで、
                        Q = 2 (v_{GpY} - v_{GaY} + V_{Ia} - V_{Ip})
                                                                                ... (84)
  である(以下同様)。
                                                       ☆三極管領域)かつVcpr ≧Vr +Vip (MPが飽和領
  【0064】 (b) Vxx< Vx +Vcar -V1a (MNが☆20 域) の時、
                        i \Lambda = K \{ 2 (v_{gnY} - v_{HY} - V_{ln}) (v_{XY} - v_{X} - v_{HY}) 
                             - (v_{XY} - v_X - v_{WY})^2 
                                                                               ... (85)
                        v_{MY} = (v^2_{IY} + 2 (V_{In} - v_{GnY}) v_{XY} + (2 (v_{GnY} - v_{XY} - V_{In}))
                             + v_1 \} v_1 + (v_{GpY} - V_{Ip})^2 \} /Q
                                                                               ... (86)
  (c) Vxx≧Vx +Vcmy -Vim (MNが飽和領域)か◆ ◆つVcpy <Vr +Vip (MPが三極管領域)の時、
                        i \Lambda = K (v_{GnY} - v_{MY} - V_{in})^{2}
                                                                               ... (87)
                       v_{MY} = [\{2 (v_{GpY} - V_{Ip}) - v_Y\} \cdot v_Y - (v_{GnY} - V_{In})^2\} / Q
                                                                               ... (88)
  (d) Vıγ≧Vı +Vcnγ -VιnかつVcργ ≧Vγ +V* *ιρ (MN、MP共に飽和領域) の時、
                        i \Lambda = K (v_{GaY} - v_{HY} - V_{ia})^2
                                                                               ... (89)
                       v_{\text{MA}} = \{ (v_{\text{GpY}} - V_{\text{Lp}})^2 - (v_{\text{GnY}} - V_{\text{Ln}})^2 \} / Q
                                                                              ... (90)
  〔2-5〕 V型 I - V 非線形抵抗回路の改良
                                                     ※に示したコア回路が入ることを示している。ここで、コ
前章と同様に、〔2-3〕で示したV型I-V非線形抵
                                                       ア回路の上下が反転していることに注意されたい。図に
抗基本回路に改良を加える。
                                                        挙げた回路は、どれも同様な特性を示すので、以下で
 【0065】図5の回路中の端子Bおよび端子Aにそれ
                                                       は、図8中の図8 (f) の回路について詳しく述べる。
ぞれ電圧源v_x とv_y を付加する。これらの電圧源を加
                                                       この回路を図9に示す。
える方法には図8に示すような16通りの接続が考えら
                                                        【0066】回路の各節点の端子Yを基準とした電位を
れる。図中で網掛けを施した正方形は、この部分に図3※
                                                       図9のように記すと、
                       v_{GaY} = \{C_{N1} v_{M1Y} + C_{N2} (v_{XY} - v_{X} + v_{N2B})\} / (C_{N1} + C_{N2})
                       V_{CPY} = (C_{P1} V_{P1Y} + C_{P2Y} V_{P2Y}) / (C_{P1} + C_{P2})
                                                                              ... (92)
                       v_{DSn} = v_Y - v_{MY}
                                                                              ... (93)
                       \mathbf{v}_{\mathsf{DSP}} = \mathbf{v}_{\mathsf{XY}} - \mathbf{v}_{\mathsf{X}} - \mathbf{v}_{\mathsf{MY}}
                                                                              ... (94)
                       \mathbf{v}_{\mathsf{GSn}} = \mathbf{v}_{\mathsf{GnY}} - \mathbf{v}_{\mathsf{MY}}
                                                                              ... (95)
                      VGSP = VGPY - VHY
                                                                              ... (96)
を得る。さらに、図5と図9を比較すると、両図中の各
                                                        [0067]
電圧間に以下の関係がある。
                      \mathbf{v}_{BA} = \mathbf{v}_{IY} - \mathbf{v}_{X} - \mathbf{v}_{Y}
                                                                              ... (97)
                      \nabla u A = \nabla u Y - \nabla Y
                                                                              ... (98)
```

... (99)

 $\mathbf{v}_{\mathsf{NIA}} = \mathbf{v}_{\mathsf{NIY}} - \mathbf{v}_{\mathsf{Y}}$ 

```
20
19
                                                               ... (100)
v_{P1A} = v_{P1Y} - v_Y
                                                               ... (101)
v_{P2A} = v_{P2Y} - v_Y
                                                               \cdots (102)
v_{GnA} = v_{GnY} - v_Y
                                                               ... (103)
v_{GpA} = v_{GpY} - v_Y
```

により、図9の回路の動作式が以下のように得られる。 ただし、分かりやすくするため、K。=K。=Kとし

以上の関係を (2-3) 章で示した各式に代入すること \*【0068】 1. v correction v = V v v <math>< V v < MN が 遮断領 域)あるいはvcpx - vmy > Vco (MPが遮断領域)の 時、

> $\cdots (104)$  $i \cdot = 0$

2. v c n y ー v m y ≧ V ι n かつ v c p y ー v m y ≦ V ι p (M ※ 10 ※ N 、 M P 共に反転状態)の時、  $\cdots$  (105)  $i_v \neq 0$ 

であり、さらに (a) vャ <v cor − V to かつ v xャ > v ★ x + v cor − V to (MN、MP共に三極管領域)の時、

$$\begin{aligned} \mathbf{i}_{v} &= \mathbf{K} \left\{ 2 \left( \mathbf{v}_{\mathsf{GBY}} - \mathbf{v}_{\mathsf{NY}} - \mathbf{V}_{\mathsf{IB}} \right) \left( \mathbf{v}_{\mathsf{Y}} - \mathbf{v}_{\mathsf{NY}} \right) - \left( \mathbf{v}_{\mathsf{Y}} - \mathbf{v}_{\mathsf{NY}} \right)^{2} \right\} \\ & \cdots \left( 1 \ 0 \ 6 \right) \\ \mathbf{v}_{\mathsf{NY}} &= \left\{ - \mathbf{v}^{2} \mathbf{x}_{\mathsf{Y}} + 2 \left( \mathbf{v}_{\mathsf{GPY}} - \mathbf{V}_{\mathsf{IP}} \right) \mathbf{v}_{\mathsf{XY}} + \left\{ 2 \left( \mathbf{v}_{\mathsf{XY}} - \mathbf{v}_{\mathsf{GPY}} + \mathbf{V}_{\mathsf{IP}} \right) \right. \\ & \left. - \mathbf{v}_{\mathsf{X}} \right\} \mathbf{v}_{\mathsf{X}} + \left\{ 2 \left( \mathbf{V}_{\mathsf{IB}} - \mathbf{v}_{\mathsf{GBY}} \right) + \mathbf{v}_{\mathsf{Y}} \right\} \mathbf{v}_{\mathsf{Y}} \right\} / \mathbf{Q} \cdots \left( 1 \ 0 \ 7 \right) \end{aligned}$$

(b) v<sub>Y</sub> < v<sub>GnY</sub> - V<sub>I</sub> (MNが三極管領域)かつ v☆ ☆<sub>XY</sub> ≤ v<sub>X</sub> + v<sub>GpY</sub> - V<sub>I</sub> (MPが飽和領域)の時、

$$i_{v} = K \left\{ 2 \left( V_{GBY} - V_{HY} - V_{IB} \right) \left( V_{Y} - V_{HY} \right) - \left( V_{Y} - V_{HY} \right)^{2} \right\} \cdots (108)$$

$$V_{HY} = \left\{ \left\{ 2 \left( V_{IB} - V_{GBY} \right) + V_{Y} \right\} V_{Y} + \left( V_{GPY} - V_{IB} \right)^{2} \right\} / Q \cdots (109)$$

(c) Vr ≧ Vcnr - Via (MNが飽和領域)かつ Vxr◆ ◆> Vr + Vcpr - Vip (MPが三極管領域)の時、

$$i_{v} = K (v_{cn} - v_{NY} - V_{1n})^{2} \cdots (1 1 0)$$

$$v_{NY} = (-v_{1Y}^{2} + 2 (v_{cp} - V_{1p}) v_{XY} + (2 (v_{XY} - v_{cp} + V_{1p}) - v_{X}) v_{X} - (v_{cn} - V_{1n})^{2}) / Q \cdots (1 1 1)$$

(d)  $v_Y \ge v_{GRY} - V_{IB}$ かつ  $v_{IY} \le v_I + v_{GPY} - V* *_{IP}$ (MN、MP共に飽和領域)の時、

$$i_v = K (v_{GRY} - v_{HY} - V_{IR})^2$$
 ... (112)  
 $v_{HY} = \{ (v_{GRY} - V_{IR})^2 - (v_{GRY} - V_{IR})^2 \} / Q$  ... (113)

[3] 数値シミュレーション

ュレーションにより、図7の回路のI-V特性を計算し た。この時用いたデバイスパラメータは以下の通りであ る。

- $\cdot K_n = K_p = 3 \ 0 \ \mu \ A/V^2$
- $V_{10} = 0.7 V$
- $V_{1p} = -0.7 \text{ V}$
- $\cdot C_{N1} = C_{N2} = C_{P1} = C_{P2} = 0.1 \mu F$

図10に、 $V_{P2Y} = -4V$ 、 $V_{N2Y} = 2$ . 5V、 $V_{P1A}$  $=v_{Y}=0$  V とし、 $v_{M1Y}$  と  $v_{X}$  をパラメータとした時 の、Vょいに対するiAの特性を示す。

[0069] 36C,  $V_{P2Y} = -4V$ ,  $V_{M1Y} = 3V$ ,  $V_{PIA} = V_{X} = 0 V とし、V_{N2Y} = V_{Y} の条件の下で、$ vx をパラメータとした時の、vxxに対するiAの特性 を図11に示す。次に、図9の回路の特性のシミュレー ション結果を示す。デバイスパラメータは、上に挙げた ものと同じである。

【0070】図11に、図7の回路においてvyをパラ メータとした時の ٧,11に対する i Λの特性を示す。図 1 し、 $V_{N1Y}$  および $V_{I}$  をパラメータとした時の、 $V_{IY}$ に 50  $_{I}$  = 0 Vとし、 $V_{N2Y}$  =  $V_{I}$  の条件の下で、 $V_{I}$  をパラ

対するiv の特性を示す。さらに、図13に、図9の回 上記〔2〕章で求めた動作式を用いたコンピュータシミ 30 路において、 $V_{\ell 21} = -4V$ 、 $V_{\ell 11} = 2$ . 5V、VN2B = VX = 0 V とし、 VN2Y = VY の条件の下で、 Vy をパラメータとした時の、vxxに対するiv の特性を 示す。

> 【0071】これらの計算シミュレーションにより、本 発明の回路がA型およびV型の非線形抵抗特性を示すこ とが確認された。また、外部電圧によりそのI-V特性 を変化させることが可能であり、図14に示したような 多様な非線形抵抗特性が得られることも確認された。

#### 〔4〕個別部品による実験

40 本発明の回路を個別電子部品により試作した。回路中の MOSFETMNおよびMPは、CMOS-IC HD 14007UBP中のFETを用いた。また、結合容量 は、 $C_{H1} = C_{H2} = C_{P1} = C_{P2} = 0$ .  $1 \mu$ Fとした。

[0072] 図15に図7において、 $V_{P2Y} = -4V$ 、 VN2Y = 3. 2 V. VPIA = VY = 0 V & U. VNIY & VI をパラメータとした時の、VIIに対するiAの測定 結果を示す。この結果は、図10に示した数値シミュレ ーションの結果に対応する。さらに、図16に図7にお  $V_1$ T,  $V_{R1Y} = 3$ . 5 V,  $V_{P2A} = -4$  V,  $V_{P1A} = V$ 

メータとした時の、 v x γ に対する i Λの測定結果を示 す。この結果は、図11に示した数値シミュレーション の結果に対応する。

【0073】次に、図9の回路において、VP2Y =-4 V、VN2B = VPIY = VY = O Vとし、VNIY とVX を パラメータとした時の、vxxに対するiv の特性を図1 7に示す。この結果は、図12に示した数値シミュレー ションの結果に対応する。さらに、図9の回路におい T,  $V_{P2Y} = -4 V$ ,  $V_{N1Y} = 3$ . 2 V,  $V_{N2B} = V_X$ = 0 Vとし、 $v_{M2Y} = v_Y$  の条件の下で、 $v_Y$  をパラメ 10 ータとした時の、Vxxに対するiv の特性を図18に示 す。この結果は、図13に示した数値シミュレーション の結果に対応する。

【0074】以上の実験結果は、前章に示したシミュレ ーション結果と定性的に良く一致する。従って、実験に よっても本発明の回路の非線形抵抗特性が確認された。 上記したように、標準的な、CMOSプロセスで集積回 路化可能な非線形抵抗回路を得ることができた。本発明 の回路によれば、外部からの制御電圧を調整することに より、多様な $\Lambda$ 字あるいはV字型のI-V特性を実現す ることが可能である。

【0075】従って、本発明の回路は各種信号処理回路 や発振器、インダクタンスシミュレーション回路、メモ リ回路や論理回路、さらにはカオスを発生させる回路等 への応用が期待できる。さらに、パルス型ハードウエア カオスニューロン回路〔上記⑤第5文献参照〕の集積回 路化にも有効であると考えられる。また、フローティン グゲート技術を用いて集積回路化〔前記⑥第6及び⑦第 7 文献参照〕することにより、これらの応用回路の小型 化が可能である。

【0076】なお、本発明は上記実施例に限定されるも のではなく、本発明の趣旨に基づいて種々の変形が可能 であり、これらを本発明の範囲から排除するものではな 67°

#### [0077]

【発明の効果】以上、詳細に説明したように、本発明に よれば、以下のような効果を奏することができる。

- (1) 同一回路構成でA型とV型の非線形抵抗特性が得 られる。
- (2) 外部からの制御電圧により、多様な非線形抵抗特 性を実現することができる。
- (3) エンハンスメント型MOSFETのみを用いてい るため、標準的なCMOSプロセスで集積回路化が可能
- (4) 入力結合容量に非線形キャパシタも使用可能であ るので、線形キャパシタが利用できない安価なCMOS プロセスでも集積回路化が可能である。
- (5) 使用するMOSFETのサイズを小さくすれば、 相対的に入力結合容量も小さくすることができる。ま

の特性に本質的な影響を与えない。従って、回路の小型 化を容易にすることができる。

(6) vMOSFET等を用いれば、非常に小型にで き、効率的な集積回路化が可能である。


## 【図面の簡単な説明】

- 【図1】本発明に係る容量結合多入力NチャネルMOS FETの回路図である。
- 【図2】本発明に係るm個の容量結合入力端子を持つP MOSFETの回路図である。
- 【図3】本発明の実施例を示す非線形抵抗回路のコアと なる回路図である。
  - 【図4】本発明の実施例を示すA字型のI-V特性を実 現する基本回路図である。
  - 【図5】本発明の実施例を示すV字型のI-V特性を実 現する基本回路図である。
  - 【図 6】本発明の実施例を示すA字型のI-V特性を実 現する非線形抵抗回路である。
  - 【図7】本発明の実施例を示すA字型のI-V特性を実 現する非線形抵抗回路の一つを示す図である。
- 【図8】本発明の実施例を示すV字型のI-V特性を実 現する非線形抵抗回路図である。
  - 【図9】本発明の実施例を示すV字型のI-V特性を実 現する非線形抵抗回路の一つを示す図である。
  - 【図10】図7の回路においてvміҳ およびv゚ をパラ メータとした時の v x y に対する i Λのシミュレーション 結果を示す図である。
  - 【図11】図7の回路においてvrをパラメータとした 時のvxxに対するiΛの特性を示す図である。
- 【図12】図9の回路においてvмıү およびv಼ をパラ メータとした時の Vxx に対する iv のシミュレーション 30 結果を示す図である。
  - 【図13】図9の回路においてvr をパラメータとした 時のVxxに対するiv の特性を示す図である。
  - 【図14】本発明の実施例を示す多様な非線形抵抗特性 図である。
  - 【図15】図7において、VP2Y =-4V、VN2Y = 3. 2 V、 $v_{P1A} = v_Y = 0 V$ とし、 $v_{N1Y}$  と $v_X$  をパ ラメータとした時の、 Vır に対する i Aの測定結果を示 す図である。
- 【図16】図7において、VN1Y = 3.5V、VP2A = -4V、VPIA = VI = O Vとし、VN2Y = VY の条件 の下で、vr をパラメータとした時の、vxxに対するi Λの測定結果を示す図である。
  - 【図17】図9の回路において、v<sub>P2Y</sub> =-4V、v  $_{NZB} = V_{PIY} = V_{Y} = 0 V \angle U, V_{NIY} \angle V_{X} E \% \exists X$ ータとして時の、Vxxに対するiv の特性を示す図であ
- 【図18】図9の回路において、 Vァzィ = -4 V、 v  $v_{11Y} = 3. \ 2 \ V, \ v_{11ZB} = v_{1} = 0 \ V \ge L, \ v_{11ZY} = v_{1}$ た、この際、寄生容量C。『[1-1]章参照』は回路 50 r の条件の下で、v をパラメータとした時の、v r r






対するivの特性を示す図である。




【図6】




in [A]


[図8]




[図12]




[図13]




【図15】




[図16]



【図17】



[図18]



#### 【手続補正書】

【提出日】平成11年10月1日 (1999. 10. 1)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】(a)容量結合多入力ゲート端子を有する エンハンスメント型のNチャネルMOSFETと、 (b) 容量結合多入力ゲート端子を有するエンハンスメ ント型の<u>P</u>チャネルMOSFETと、(c)前記各MO SFETのソース端子どうしを接続した非線形抵抗特性 を有するコア回路とを備え、(d) 前記NチャネルMO SFETのドレイン端子と第1の入出力端子間に与えら れる第5の電位と、前記PチャネルMOSFETのドレ イン端子と第2の入出力端子間に与えられる第6の電位 とを有し、前記PチャネルMOSFETのゲートに接続 される第1の容量と前記NチャネルMOSFETのドレ イン端子又は第1の入出力端子間に与えられる第1の電 位と、前記PチャネルMOSFETのゲートに接続され る第2の容量と前記PチャネルMOSFETのドレイン 端子又は第2の入出力端子間に与えられる第2の電位 と、前記NチャネルMOSFETのゲートに接続される 第3の容量と前記PチャネルMOSFETのドレイン端 子又は第2の入出力端子間に与えられる第3の電位と、 前記NチャネルMOSFETのゲートに接続される第4 の容量と前記PチャネルMOSFETのドレイン端子又 は第2の入出力端子間に与えられる第4の電位とを有 し、A型電流-電圧特性を得るとともに、外部からの制 御電圧により、前記Λ型電流ー電圧特性を多様に変化さ せることを特徴とする容量結合多入力MOSFETを用 いた非線形抵抗回路。

【請求項2】 <u>(a) 容量結合多入力ゲート端子を有する</u> エンハンスメント型のPチャネルMOSFETと、 (b) 容量結合多入力ゲート端子を有するエンハンスメ <u>ント型のNチャネルMOSFETと、(c)前記各MO</u> SFETのソース端子どうしを接続した非線形抵抗特性 を有するコア回路とを備え、(d)前記PチャネルMO SFETのドレイン端子と第1の入出力端子間に与えら れる第11の電位と、前記NチャネルMOSFETのド レイン端子と第2の入出力端子間に与えられる第12の 電位とを有し、前記NチャネルMOSFETのゲートに 接続される第5の容量と前記PチャネルMOSFETの ドレイン端子又は第1の入出力端子間に与えられる第7 の電位と、前記NチャネルMOSFETのゲートに接続 される第6の容量と前記NチャネルMOSFETのドレ イン端子又は第2の入出力端子間に与えられる第8の電 位と、前記PチャネルMOSFETのゲートに接続され

る第7の容量と前記NチャネルMOSFETのドレイン 端子又は第2の入出力端子間に与えられる第9の電位 と、前記PチャネルMOSFETのゲートに接続される 第8の容量と前記NチャネルMOSFETのドレイン端 子又は第2の入出力端子間に与えられる第10の電位と を有し、V型電流一電圧特性を得るとともに、外部から の制御電圧により、前記V型電流一電圧特性を多様に変 化させることを特徴とする容量結合多入力MOSFET を用いた非線形抵抗回路。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0010

【補正方法】変更

【補正内容】

[0010]

【課題を解決するための手段】本発明は、上記目的を達成するために、

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0011

【補正方法】変更

【補正内容】

【0011】〔1〕容量結合多入力MOSFETを用い た非線形抵抗回路において、容量結合多入力ゲート端子 を有するエンハンスメント型のNチャネルMOSFET と、容量結合多入力ゲート端子を有するエンハンスメン ト型の $\underline{P}$ チャネルMOSFETと、前記各MOSFET のソース端子どうしを接続した非線形抵抗特性を有する コア回路<u>とを備え、前記NチャネルMOSFETのドレ</u> イン端子と第1の入出力端子間に与えられる第5の電位 と、前記PチャネルMOSFETのドレイン端子と第2 の入出力端子間に与えられる第6の電位とを有し、前記 PチャネルMOSFETのゲートに接続される第1の容 量と前記NチャネルMOSFETのドレイン端子又は第 1の入出力端子間に与えられる第1の電位と、前記Pチ ャネルMOSFETのゲートに接続される第2の容量と 前記PチャネルMOSFETのドレイン端子又は第2の 入出力端子間に与えられる第2の電位と、前記Nチャネ ルMOSFETのゲートに接続される第3の容量と前記 PチャネルMOSFETのドレイン端子又は第2の入出 力端子間に与えられる第3の電位と、前記NチャネルM OSFETのゲートに接続される第4の容量と前記Pチ ャネルMOSFETのドレイン端子又は第2の入出力端 子間に与えられる第4の電位とを有し、 A型電流-電圧 特性を得るとともに、外部からの制御電圧により、前記 Λ型電流-電圧特性を多様に変化させることを特徴とす <u>る。</u>

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】 0 0 1 2

【補正方法】変更

【補正内容】

【0012】すなわち、図6 (a) ~図6 (p) 及び図 7に示すように、前記NチャネルMOSFETのドレイ ン端子(A)と第1の入出力端子(X)間に与えられる 第5の電位 (v.) と、前記PチャネルMOSFETの ドレイン端子(B)と第2の入出力端子(Y)間に与え られる第6の電位 (vr) とを有し、前記PチャネルM OSFETのゲートに接続される第1の容量(Cn)と 前記NチャネルMOSFETのドレイン端子(A) 又は 第1の入出力端子(X)間に与えられる第1の電位(v PIA , VPIX )と、前記PチャネルMOSFETのゲー トに接続される第2の容量(Cr2)と前記PチャネルM OSFETのドレイン端子(B) 又は第2の入出力端子 (Y) 間に与えられる第2の電位(VP2B, VP2Y) と、前記NチャネルMOSFETのゲートに接続される 第3の容量(Cnj)と前記PチャネルMOSFETのド レイン端子(B) 又は第2の入出力端子(Y)間に与え られる第3の電位 (VNIB , VNIY ) と、前記Nチャネ ルMOSFETのゲートに接続される第4の容量 (C<sub>N2</sub>) と前記PチャネルMOSFETのドレイン端子 (B) 又は第2の入出力端子(Y)間に与えられる第4 の電位 (VN2B, VN2Y) とを有するようにしたもので <u>ある。</u>

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】 0 0 1 3

【補正方法】変更

【補正内容】

【0013】〔2〕容量結合多入力MOSFETを用い た非線形抵抗回路において、容量結合多入力ゲート端子 を有するエンハンスメント型のPチャネルMOSFET と、容量結合多入力ゲート端子を有するエンハンスメン ト型のNチャネルMOSFETと、前記各MOSFET のソース端子どうしを接続した非線形抵抗特性を有する コア回路とを備え、前記PチャネルMOSFETのドレ イン端子と第1の入出力端子間に与えられる第11の電 位と、前記NチャネルMOSFETのドレイン端子と第 2の入出力端子間に与えられる第12の電位とを有し、 前記NチャネルMOSFETのゲートに接続される第5 の容量と前記PチャネルMOSFETのドレイン端子又 は第1の入出力端子間に与えられる第7の電位と、前記 NチャネルMOSFETのゲートに接続される第6の容 量と前記NチャネルMOSFETのドレイン端子又は第 2の入出力端子間に与えられる第8の電位と、前記Pチ ャネルMOSFETのゲートに接続される第7の容量と 前記NチャネルMOSFETのドレイン端子又は第2の 入出力端子間に与えられる第9の電位と、前記Pチャネ ルMOSFETのゲートに接続される第8の容量と前記 NチャネルMOSFETのドレイン端子又は第2の入出力端子間に与えられる第10の電位とを有し、V型電流一電圧特性を得るとともに、外部からの制御電圧により、前記V型電流一電圧特性を多様に変化させることを特徴とする。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】 0014

【補正方法】変更

【補正内容】

【0014】<u>すなわち、図8(a)~図8(p)及び図</u> 9に示すように、前記PチャネルMOSFETのドレイ ン端子(B)と第1の入出力端子(X)間に与えられる 第11の電位 (vr) と、前記NチャネルMOSFET のドレイン端子(A)と第2の入出力端子(Y)間に与 えられる第12の電位 (vr) とを有し、前記Nチャネ ルMOSFETのゲートに接続される第5の容量 (CN2) と前記PチャネルMOSFETのドレイン端子 (B) 又は第1の入出力端子(X)間に与えられる第7 の電位 (VN2B, VN2I) と、前記NチャネルMOSF ETのゲートに接続される第6の容量(Cni)と前記N チャネルMOSFETのドレイン端子(A)又は第2の 入出力端子(Y)間に与えられる第8の電位(VNIA, VNIY )と、前記PチャネルMOSFETのゲートに接 続される第7の容量 (Cr2) と前記NチャネルMOSF ETのドレイン端子(A)又は第2の入出力端子(Y) 間に与えられる第9の電位(Vဥጳጳጳ Vဥጳጳ)と、前記 PチャネルMOSFETのゲートに接続される第8の容 量 (C<sub>F1</sub>) と前記NチャネルMOSFETのドレイン端 子(A) 又は第2の入出力端子(Y) 間に与えられる第 10の電位(VPIA, VPIY)とを有するようにしたも のである。

【手続補正7】

【補正対象書類名】図面


【補正対象項目名】図7

【補正方法】変更

【補正内容】

[図7]

【補正方法】変更 【補正内容】



【手続補正8】 【補正対象書類名】図面 【補正対象項目名】図9

